Diseño e implementación de un transreceptor de tipo Espectro Ensanchado Chirp en FPGA

Título

Diseño e implementación de un transreceptor de tipo Espectro Ensanchado Chirp en FPGA

Colaborador

Giordano Zacchigna, Federico
Belaustegui Goitia, Carlos

Editor

Universidad de Buenos Aires. Facultad de Ingeniería

Fecha

2020

Extensión

viii, 107 p.

Resumen

La técnica de espectro ensanchado de tipo chirp, o en inglés Chirp Spread
Spectrum (CSS) describe un tipo de modulación para comunicaciones inalámbricas que resulta de interés actual debido a su reciente adopción en el campo de la internet de las cosas, mejor conocido como IoT. La principal responsable es LoRa, una tecnología que ha cobrado protagonismo en los últimos años y que pertenece a la categoría de redes WAN de baja potencia (LPWANs o Low Power Wide Area Networks). LoRa utiliza una modulación propietaria de tipo CSS para transmitir a velocidades de transferencia de datos bajas y adaptables según la sensibilidad requerida en el receptor. Promete comunicaciones robustas y seguras a kilómetros de distancia y con muy bajo consumo energético y costos de despliegue al beneficiarse de la robustez inherente de la señal chirp de banda ancha ante ciertos tipos de interferencia. La presente tesis tiene como objeto el diseño e implementación de un transreceptor inalámbrico con modulación CSS basada en la que usa LoRa. La solución presentada se encara como un sistema de radio definida por software o SDR, el cual se conforma por un Front-End analógico y un procesador digital en banda base (DBBP por las siglas en inglés de Digital Base-Band Processor). Para el diseño del DBBP se elige un hardware que permite la implementación de lógica programable como una FPGA (siglas de Field Programmable Gate Array) para el tratamiento de las señales de radio, junto a una unidad de procesamiento que permite la cofiguración y control integral del sistema. Se utiliza por lo tanto un dispositivo de la familia Zynq-7000 de Xilinx que integra un procesador ARM Cortex-A9 embebido con lógica programable en el mismo silicio, lo que permite el diseño de aplicaciones que requieren la velocidad que ofrece el hardware programable así como la versatilidad de un procesador al mismo tiempo. El sistema DBBP diseñado se pone a prueba utilizando un kit de desarrollo con diversas interfaces de comunicación para acelerar la implementación y poner a prueba el sistema desarrollado frente a varias condiciones de interferencia demostrando las bondades de la modulación CSS. Esta tesis se centra únicamente en las etapas de procesamiento digital, dejando para un trabajo futuro la integracióncon un Front-End analógico que permita realizar pruebas en entornos reales. Se contempla por este motivo para este trabajo el diseñoo de un canal de transmisión simulado para su implementación en lógica programable. Este trabajo tiene por lo tanto relevancia profesional en el área de las telecomunicaciones así como en el diseño digital ya que se lleva a cabo en el marco de un proyecto académico liderado por el grupo SDR del Laboratorio de sistemas Embebidos (LSE) de la FIUBA, que tiene como objetivo el desarrollo de una SDR de código abierto.