Grado obtenido: Ingeniero Electrónico de la Universidad de Buenos Aires]]> Disciplina: Ingeniería Electrónica]]> Fil: Freire, Facundo. Universidad de Buenos Aires. Facultad de Ingeniería; Argentina.]]> En esta tesis se aborda el problema de la reconstrucción de imágenes en tomografía optoacústica mediante el uso de técnicas de aprendizaje profundo, con el objetivo de superar las limitaciones de los métodos analíticos clásicos cuando se aplican a escenarios experimentales realistas. En particular, se propone un enfoque integral que combina modelado físico detallado del sistema optoacústico, generación de datos sintéticos realistas y el diseño y evaluación de arquitecturas de redes neuronales convolucionales. Uno de los principales aportes de este trabajo es la incorporación explícita de efectos reales del sistema optoacústico —tales como la respuesta en frecuencia del detector, las limitaciones de ancho de banda, la atenuación dependiente de la profundidad y el ruido instrumental— en la generación de los datos sintéticos utilizados para el entrenamiento. Se demuestra que este modelado realista permite reducir de manera efectiva la brecha entre el dominio sintético y el experimental, mejorando la capacidad de generalización de los modelos entrenados cuando se aplican a mediciones reales. Desde el punto de vista metodológico, se evalúan distintas variantes de arquitecturas basadas en UNet, incluyendo configuraciones clásicas, modificaciones en los esquemas de upsampling, normalización por capa y enfoques multiescala entrenados por patches. El desempeño de los modelos se analiza mediante un conjunto ampliado de métricas que incluye métricas tradicionales, métricas perceptuales estructurales y métricas específicas por región, permitiendo una caracterización más completa de la calidad de las reconstrucciones. Los resultados obtenidos sobre datos sintéticos y mediciones optoacústicas reales muestran que las redes neuronales entrenadas con un modelado físico realista del sistema producen reconstrucciones más coherentes desde el punto de vista estructural, con mejor preservación de bordes, mayor continuidad vascular y una reducción significativa de artefactos, en comparación con los métodos analíticos tradicionales. Estos resultados validan experimentalmente la importancia de integrar conocimiento físico del sistema en el proceso de entrenamiento de modelos de aprendizaje profundo para aplicaciones en tomografía optoacústica.]]> Freire, Facundo]]> Grado obtenido: Doctor de la Universidad de Buenos Aires. Área Ingeniería]]> Disciplina: Ingeniería]]> Fil: Zacchigna, Federico. Universidad de Buenos Aires. Facultad de Ingeniería; Argentina.]]> Esta tesis doctoral presenta dos contribuciones principales al campo de la implementación eficiente de redes neuronales en hardware digital: una metodología sistemática para la implementación de redes neuronales convolucionales (CNNs) en hardware embebido y un esquema de cuantización flexible que optimiza el equilibrio entre precisión y eficiencia de implementación. La metodología propuesta descompone el proceso de implementación en nueve fases bien definidas, desde el diseño funcional de alto nivel hasta la verificación final. La arquitectura se organiza en tres clases de bloques especializados: procesamiento, flujo de datos y organización de memoria. Esta organización modular permite una implementación escalable y reutilizable que facilita la adaptación a diferentes plataformas. La cuantización flexible constituye la segunda contribución principal, resolviendo las limitaciones de los esquemas uniforme y no uniforme al desacoplar el número de bits del número de niveles. Esto permite optimizar ambos parámetros de manera independiente, manteniendo la compatibilidad con implementaciones de hardware eficientes mediante aritmética de punto fijo. Se desarrollaron dos enfoques para la optimización: cuantización post-entrenamiento (PTQ) y entrenamiento consciente de cuantización (QAT). Los resultados experimentales demuestran que la cuantización flexible permite alcanzar compresiones significativas con pérdidas mínimas de precisión, superando el rendimiento de la cuantización uniforme tradicional. Las contribuciones de esta tesis proporcionan un marco sistemático y reproducible para la implementación eficiente de CNNs en hardware digital, combinando una metodología de diseño estructurada con técnicas avanzadas de cuantización que mantienen la precisión mientras optimizan los recursos de hardware disponibles.]]> Zacchigna, Federico]]> Grado obtenido: Doctor de la Universidad de Buenos Aires. Área Ingeniería]]> Disciplina: Ingeniería]]> Fil: Carrá, Martín Germán. Universidad de Buenos Aires. Facultad de Ingeniería; Argentina.]]> Esta tesis doctoral ha presentado el desarrollo, diseño y validación experimental de un interruptor compuesto de alta tensión basado en una Celda Unitaria de Conmutación (CUC). El trabajo ha abordado los desafíos relacionados con la conmutación rápida y segura de transistores de carburo de silicio (SiC) en arreglos en serie, utilizando circuitos de mando optimizados con transistores de nitruro de galio (GaN) y estrategias de protección contra sobretensiones y recuperación de energía. En la primera parte, se ha realizado un análisis técnico comparativo entre tecnologías de semiconductores de silicio, carburo de silicio y nitruro de galio, destacando las ventajas de los materiales de banda prohibida ancha (WBG) para aplicaciones de alta frecuencia, alta tensión y alta densidad de potencia. Se ha detallado como la adopción de transistores GaN HEMT (High Electron Mobility Transistors) en las etapas de mando ha permitido reducir la potencia de control, disminuir el área ocupada en el circuito impreso y relajar los requerimientos eléctricos de la lógica de control, abriendo nuevas posibilidades para la integración de arreglos modulares de potencia. El núcleo del trabajo ha sido la propuesta de la CUC, un bloque monolítico diseñado para apilarse en arreglos en serie, incrementando la tensión de bloqueo total del sistema sin comprometer la sincronización de las señales de control ni la estabilidad del sistema. Cada CUC ha integrado un circuito de mando local con drivers GaN, un sistema de sincronización analógico para alinear las señales de comando entre etapas, un enclavador de sobretensión activo, y un snubber con recuperación de energía (ER) que ha permitido reutilizar parte de la energía almacenada en las capacitancias par´asitas del sistema. El desarrollo experimental ha incluido la construcción de un interruptor compuesto de tres etapas, basado en MOSFETs de SiC Wolfspeed C2M0280120D de 1200 V, alcanzando una tensión total de bloqueo teórica de 3600 V y una corriente máxima teórica de 11 A. El diseño modular de la placa base ha asegurado una interconexión segura, facilidad de mantenimiento y acceso a puntos de medición estratégicos para la evaluación de tensiones y corrientes. El banco de pruebas desarrollado ha incluido un comprobador de doble pulso (DPT), un sistema de carga compuesto por un inductor de 230 μH y una resistencia de 440 Ω, así como mecanismos de seguridad como sistemas de descarga automática y protección antiparalela con diodos SiC. Las pruebas experimentales han validado el comportamiento del interruptor bajo diferentes condiciones de carga resistiva e inductiva, demostrando una distribución equilibrada de la tensión VDS entre etapas. Se han observado pérdidas de conmutación reducidas gracias al uso de los snubbers ER activos y del autotransformador saturable (ATS), logrando una reducción de aproximadamente 83% en la energía total de conmutación en comparación con configuraciones equivalentes que han utilizado snubbers RC pasivos. Las mediciones también han mostrado que la implementación de enclavadores activos ha evitado eficazmente las sobretensiones en los PSWs durante eventos de corte, protegiendo el sistema sin comprometer el desempeño dinámico. Este trabajo ha aportado una solución novedosa y escalable para aplicaciones de potencia que requieren alta tensión y eficiencia energética, abordando simultáneamente desafíos de sincronización, protección y eficiencia. Los resultados obtenidos no solo han demostrado la viabilidad técnica de la CUC como bloque constructivo modular, sino que también han sentado las bases para el desarrollo de interruptores compuestos de mayor tensión y corriente, que pueden integrarse en sistemas avanzados como convertidores multinivel, inversores modulares y equipos de distribución eléctrica de nueva generación.]]> This doctoral dissertation has presented the development, design, and experimental validation of a high-voltage composite switch based on a Stackable Switching Unit Cell (CUC), specifically conceived for scalable and high-efficiency power electronics applications. The work has addressed the challenges related to fast and safe switching of silicon carbide (SiC) transistors in series configurations, using optimized gate driver circuits with gallium nitride (GaN) transistors and advanced overvoltage protection and energy recovery strategies. In the first part, a technical comparative analysis has been carried out between silicon (Si), silicon carbide (SiC), and gallium nitride (GaN) semiconductor technologies, highlighting the advantages of wide-bandgap (WBG) materials for high-frequency, high-voltage, and high-power-density applications. The adoption of GaN HEMT transistors in the driver stages has been shown to reduce control power, decrease PCB footprint, and relax control logic requirements, opening new possibilities for the modular integration of power arrays. The core of the work has been the proposal of the CUC, a monolithic block designed to stack in series, increasing the total blocking voltage of the system without compromising control signal synchronization or system stability. Each CUC has integrated a local driver circuit with GaN devices, an analog synchronization system to align gate command signals across stages, an active overvoltage clamp, and an energy recovery (ER) snubber that has allowed partial reuse of the energy stored in the system’s parasitic capacitances. The experimental development has included the construction of a three-stage composite switch based on Wolfspeed C2M0280120D SiC MOSFETs (1200 V), achieving a total blocking voltage of 3600 V and a maximum current of 11 A. The modular design of the baseboard has ensured safe interconnection, easy maintenance, and access to strategic measurement points for voltage and current evaluation. The developed test bench has included a double-pulse tester (DPT), a load system composed of a 230 μH inductor and a 440Ω high-voltage resistor, as well as safety mechanisms such as automatic capacitor discharge systems and antiparallel SiC diode protections. The experimental tests have validated the switch’s performance under different resistive and inductive load conditions, demonstrating balanced VDS voltage sharing among stages, even under fast-switching scenarios. Minimal switching losses have been observed thanks to the use of active ER snubbers and the saturable autotransformer (ATS), achieving an approximate 83% reduction in total switching energy compared to equivalent setups using passive RC snubbers. Measurements have also shown that active clamps effectively prevented overvoltage events on the PSWs during turn-off, protecting the system without compromising dynamic performance. This work has contributed a novel and scalable solution for power applications requiring high voltage and energy efficiency, simultaneously addressing challenges in synchronization, protection, and efficiency. The obtained results have not only demonstrated the technical feasibility of the CUC as a modular building block but also laid the groundwork for the development of composite switches with higher voltage and current ratings, which can be integrated into advanced systems such as multilevel converters, modular inverters, and next-generation power distribution equipment. In summary, this dissertation has combined innovation in WBG materials, advanced gate driver design, energy recovery techniques, and robust protection strategies, achieving a significant advancement in the field of power electronics. These developments have not only contributed to increasing the power density and efficiency of systems but also opened new opportunities for industrial applications, renewable energy, and electric transportation systems, where the demand for compact, efficient, and scalable solutions continues to grow.]]> Carrá, Martín Germán]]> Grado obtenido: Ingeniero Electrónico de la Universidad de Buenos Aires]]> Disciplina: Ingeniería Electrónica]]> Fil: Rodriguez, Pablo Ariel. Universidad de Buenos Aires. Facultad de Ingeniería; Argentina.]]> Las superficies de volatilidad implícita son fundamentales para la valuación de instrumentos financieros derivados y la gestión de riesgo. Sin embargo, en la practica suelen estar incompletas debido a la baja liquidez en ciertas regiones de strike y vencimiento. En esta tesis, el problema de reconstruir una superficie de volatilidad completa a partir de observaciones parciales se plantea como un problema de reconstrucción de una señal bidimensional, y se realiza una comparación sistemática de seis arquitecturas de deep learning (MLP, CNN, U-Net, Transformer y dos variantes de autoencoders variacionales) frente a la parametrización Stochastic Volatility Inspired (SVI), estándar en la industria. Todos los modelos neuronales se ajustan para tener una cantidad similar de parámetros para aislar el efecto de las propiedades estructurales de cada arquitectura. Se propo- ne una arquitectura Transformer codificador-decodificador con codificación posicional de Fourier basada en coordenadas. Los resultados muestran que el Transformer y la U-Net alcanzan la mayor exactitud de reconstrucción en condiciones estándar, pero el Transfor- mer se destaca por su robustez cuando faltan datos en regiones específicas de la superficie y en escenarios de escasez extrema. Las condiciones de no arbitraje de calendar spread y convexidad butterfly se formulan como términos de penalización diferenciables dentro de la función de costo, y se analiza la relación entre exactitud y arbitraje para distintos niveles de penalización. En datos sintéticos, uno de los hallazgos centrales es que, para las arquitecturas convolucionales, estas restricciones actúan como una forma de regularización que mejora simultáneamente la exactitud de reconstrucción y reduce las violaciones de arbitraje, en lugar de generar un trade-off entre ambos objetivos. Todos los modelos se validan sobre 3.900 superficies reales de opciones sobre SPY entre 2008 y 2025. El análisis de transfer learning muestra que el preentrenamiento sobre datos sintéticos mejora la exactitud del Transformer, pero no la de los modelos convolucionales, mientras que reduce de manera consistente las tasas de violación de arbitraje en todas las arquitecturas, lo que sugiere que las propiedades estructurales aprendidas a partir de datos sintéticos se transfieren de manera efectiva a mercados reales. El código fuente se encuentra disponible en https://github.com/pablisho/vol-s urface-reconstruction.]]> Rodriguez, Pablo Ariel ]]> Grado obtenido: Magister en Internet de las cosas]]> Disciplina: Maestría en Internet de las cosas]]> Fil: Gutierrez, César Cruz. Universidad de Buenos Aires. Facultad de Ingeniería; Argentina.]]> La presente memoria describe el proceso de construcción de un dispositivo de monitoreo ambiental para sistemas acuapónicos agrícolas, diseñado para la empresa Zignar Technologies.
El sistema desarrollado tiene la finalidad de mejorar la calidad y productividad de los cultivos gracias a la optimización del proceso de cultivo. Además, se ha implementado una plataforma centralizada que facilita la supervisión y gestión de datos.
Esta tecnología integral tiene como finalidad mejorar la calidad y productividad de los cultivos al optimizar el entorno en sistemas acuapónicos agrícolas.
Para llevar a cabo este trabajo, fueron necesarios un conjunto de conocimientos especializados en electrónica, sensores, agricultura acuapónica, desarrollo de software y sistemas de gestión de datos.]]> Gutierrez, César Cruz]]> ]]> ]]> Grado obtenido: Especialista en Sistemas Embebidos]]> Disciplina: Especialización en Sistemas Embebidos]]> Fil: Vila, Gonzalo Manuel. Universidad de Buenos Aires. Facultad de Ingeniería; Argentina.]]> El presente trabajo describe el desarrollo de un sistema de validación y demostración de prototipos de hardware realizado para la empresa Communication Systems Design LLC.
Para completar este desarrollo se aplicaron conocimientos relacionados con arquitectura de microprocesadores, programación de microcontroladores, protocolos de comunicación para sistemas embebidos, ingeniería de software, verificación de algoritmos y validación de hardware.]]> Vila, Gonzalo Manuel]]> Grado obtenido: Especialista en Sistemas Embebidos]]> Disciplina: Especialización en Sistemas Embebidos]]> Fil: Ulloa, Joaquin Gaspar. Universidad de Buenos Aires. Facultad de Ingeniería; Argentina.]]> En esta memoria se describe el diseño e implementación de un módulo de interfaz digital serie de triple velocidad para dispositivos lógicos programables, proporcionando una solución integral para la manipulación y transmisión de señales de video digital a través de interfaces de definición estándar, de alta definición y ultra alta definición.
El trabajo implica el diseño y verificación de un sistema flexible y eficiente capaz de adaptarse dinámicamente a las diferentes tasas de datos y formatos de video especificados en los estándares internacionales.
El módulo desarrollado es capaz de codificar y decodificar señales de video, gestionar la inserción y extracción de metadatos, y asegurar la integridad de la señal a través de mecanismos de corrección de errores. Los resultados demuestran la viabilidad del diseño para aplicaciones de video, proveyendo una base para futuras investigaciones y desarrollos en el campo de las comunicaciones de video digital.]]> Ulloa, Joaquin Gaspar]]> Grado obtenido: Especialista en Sistemas Embebidos]]> Disciplina: Especialización en Sistemas Embebidos]]> Fil: Brusco, Gonzalo Javier. Universidad de Buenos Aires. Facultad de Ingeniería; Argentina.]]> En esta memoria se detalla el proceso de diseño y construcción de un módulo de conectividad LoRaWAN desarrollado para la empresa Powermeter SAS. El propósito central de este trabajo es proporcionar conectividad LoRaWAN a los medidores eléctricos IoT de Powermeter SAS, cumpliendo de esta forma con la creciente demanda de sus clientes que buscan implementar soluciones de medición de energía en entornos inteligentes.]]> Brusco, Gonzalo Javier]]> ]]> ]]> Grado obtenido: Especialista en Internet de las cosas]]> Disciplina: Especialización en Internet de las cosas]]> Fil: Rodriguez Alzuru, Simon Andre. Universidad de Buenos Aires. Facultad de Ingeniería; Argentina.]]> En esta memoria se describe el diseño e implementación de un pipeline de datos ejemplar de extremo a extremo para el Instituto de máquinas-herramientas y gestión industrial de la Universidad Técnica de Múnich. El trabajo busca complementar la arquitectura existente para la gestión de datos de manufactura en el instituto, mediante la creación de un nuevo canal de datos con un protocolo de comunicación sencillo y flexible, destinado a dispositivos conectados a Internet de las cosas. Además, se utiliza el marco de trabajo de Web de las cosas para describir a los dispositivos y sus conexiones.
Para la realización de este trabajo fueron indispensables los conocimientos adquiridos durante la carrera en temas como implementación y protocolos de comunicación de internet de las cosas, bases de datos, y desarrollo de aplicaciones web.]]> Rodriguez Alzuru, Simon Andre]]> ]]> Grado obtenido: Especialista en Internet de las cosas ]]> Disciplina: Especialización en Internet de las cosas]]> Fil: Percivati Franco, Leandro Esteban. Universidad de Buenos Aires. Facultad de Ingeniería; Argentina.]]> La memoria presenta el desarrollo de un sistema a utilizar por la sociedad con fines personales y/o comerciales, que tiene como objetivo hacer innecesaria la presencia de una persona en un lugar específico, para recibir un pedido solicitado. El presente trabajo fue desarrollado para la empresa Surix S.R.L.
La arquitectura del sistema está compuesta por una base de datos relacional con información de usuarios, lockers y ubicaciones, un programa que gestiona el guardado de los datos, un broker que conecta los lockers inteligentes, una aplicación web de administración y una aplicación móvil]]> Percivati Franco, Leandro Esteban]]>