Grado obtenido: Especialista en sistemas embebidos]]> Disciplina: Especialización en sistemas embebidos]]> Fil: Chavez, Jenny. Universidad de Buenos Aires. Facultad de Ingeniería; Argentina.]]> En la presente memoria se describe la implementación de un debugger interactivo para CIAABOT, que consiste en un entorno de programación mediante un lenguaje gráfico y se utiliza como una herramienta para la educación. El objetivo es mejorar la plataforma CIAABOT agregándole la capacidad a sus usuarios de identificar rápidamente los errores de programación de las plataformas de hardware en tiempo real, mediante el control desde la PC en la ejecución del programa y la observación del estado de sus variables. Para cumplir con los objetivos planteados se aplicaron técnicas de diseño de programación y modularización de los servicios, herramientas de desarrollo de control de versiones, protocolos de comunicación, test unitarios e integración continua.]]> Chavez, Jenny ]]> Grado obtenido: Especialista en sistemas embebidos]]> Disciplina: Especialización en sistemas embebidos]]> Fil: Estupiñan Pineda, Ericson Joseph. Universidad de Buenos Aires. Facultad de Ingeniería; Argentina.]]> Estupiñan Pineda, Ericson Joseph]]> Grado obtenido: Especialista en sistemas embebidos]]> Disciplina: Especialización en sistemas embebidos]]> Fil: Sánchez, Alejandro Javier. Universidad de Buenos Aires. Facultad de Ingeniería; Argentina.]]> La presente memoria describe el desarrollo de un subsistema para controlar actuadores para el lanzador de satélites Tronador TIII, el cual será desarrollado para la empresa VENG SA. El subsistema presenta la ventaja de poder ser replicado N veces y ser distribuido en diferentes lugares del vehículo, siendo de este modo un desarrollo económico, eficiente y versátil. Además posibilita controlar actuadores de motores de propulsión, de separación de etapas del vehículo y de la apertura de cofia. El funcionamiento consiste en recibir comandos de ejecución y cumplir funciones de encendido, apagado y secuenciado sobre los actuadores. A su vez el subsistema será capaz de medir los consumos de cada actuador y enviar las alertas necesarias sobre posibles anomalías. En su desarrollo se aplicaron técnicas de ingeniería de software tales como requerimientos de aceptación, de integración y de desarrollo en módulos. También se utilizaron técnicas de test unitarios a los módulos más críticos, a los fines de producir un código auditable y, por consiguiente, más confiable.]]> Sanchez, Alejandro Javier]]> Grado obtenido: Especialista en sistemas embebidos]]> Disciplina: Especialización en sistemas embebidos]]> Fil: Porreca, Tomas Alberto. Universidad de Buenos Aires. Facultad de Ingeniería; Argentina.]]> La presente memoria describe el desarrollo de un reloj digital destinado a ser utilizado durante clases de entrenamiento físico del método “tabata”. Este método consiste en repeticiones de ejercicios con intervalos temporales y es popular en gimnasios de Argentina y otros países. El trabajo fue articulado con la empresa DebMedia que está interesada en comercializar este equipo. El Reloj se implementó usando la plataforma EDU-CIAA NXP y el sistema operativo FreeRTOS. Para eso se utilizaron técnicas de programación de sistemas operativos, sincronización entre tareas, diseño de circuitos impresos, protocolos SPI e I2C y comunicaciones remotas, aprendidas durante el posgrado.]]> Porreca, Tomas Alberto]]> Grado obtenido: Especialista en sistemas embebidos]]> Disciplina: Especialización en sistemas embebidos]]> Fil: Jesús, Sergio de. Universidad de Buenos Aires. Facultad de Ingeniería; Argentina.]]> El trabajo desarrollado se enfoca la recopilación de datos estadísticos que representan el comportamiento de transeúntes en entornos públicos o privados, tales como como centros comerciales, terminales de transporte público o vías de circulación. Este tipo de datos es de gran interés para los responsables de tomar decisiones en áreas que abarcan desde marketing hasta movilidad urbana y calidad de vida. En particular, dos variables de especial interés son el nivel de ocupación (número de personas) y el tiempo de permanencia promedio de peatones en distintos ambientes. En la memoria presentada a continuación, se muestra el desarrollo en hardware y firmware de una red de sensores que exploran el espectro wifi de un entorno, con el fin de obtener una muestra estadística de los teléfonos celulares existentes en el mismo y enviarla a un nodo central, el cual compara estos valores con los almacenados durante una etapa de calibración para estimar la posición de cada uno. A partir de la localización de los peatones, se puede estimar la ocupación y el tiempo de permanencia en diversas zonas de interés.]]> Jesús, Sergio de]]> Grado obtenido: Especialista en sistemas embebidos]]> Disciplina: Especialización en sistemas embebidos]]> Fil: Alonso, Ramiro. Universidad de Buenos Aires. Facultad de Ingeniería; Argentina.]]> En este trabajo se presenta el desarrollo de un equipo para medir diagramas de radiación de antenas, desarrollado para el Laboratorio de Radiación Electromagnética. El equipo desarrollado es un complemento para un trípode que proporciona un movimiento de rotación controlado a un eje vertical que hará girar un dispositivo a caracterizar. El mismo se podrá utilizar para el estudio de las antenas construidas y para hacer estudios de precompatibilidad electromagnética de dispositivos electrónicos. También servirá de base para hacer futuros desarrollos como plataformas móviles y equipos con más de un eje. Y además será el puntapié inicial de un proyecto más ambicioso del laboratorio como lo es la construcción de una cámara anecóica experimental dentro de la Facultad. Uno de los objetivos es reemplazar a otro equipo más rudimentario que se encuentra en uso actualmente. Mejorando los resultados y dando nuevas funcionalidades. Como novedad, el equipo posee una interfaz de comunicación que permite ser controlado remotamente desde una computadora, permitiendo al usuario desarrollar una medición automatizada. Con este fin, se definieron simples comandos de control que pueden ser incluidos en un programa hecho por el usuario. Además para que sea aceptado por los usuarios, dada la inercia para adaptarse a las cosas nuevas, era necesario mantener las mismas funcionalidades del equipo anterior. Para ello, se agregaron botones para ser controlado manualmente y tener la misma funcionalidad que un equipo similar actualmente en uso, con algunas ventajas. Se obtuvo un equipo sencillo de utilizar, un producto final, donde el usuario sólo necesita conocer los comandos de control y las funciones de los botones para poder hacer una medición.]]> Alonso, Ramiro]]> Grado obtenido: Especialista en sistemas embebidos]]> Disciplina: Especialización en sistemas embebidos]]> Fil: Bos, Patricio. Universidad de Buenos Aires. Facultad de Ingeniería; Argentina.]]> En esta memoria de Trabajo Final se documenta la implementación de un firmware de control de acuarios sobre la base de un Web Server embebido para la plataforma CIAA-NXP V1.0, utilizando el Sistema Operativo de Tiempo Real freeRTOS V8.0.1 y el stack TCP/IP lwip V1.41. En el capítulo 1 se da una introducción general a la temática de los acuarios y del proyecto CIAA. En el capítulo 2 se presenta el planeamiento del trabajo y la modelación adoptada para el comportamiento del acuario. En el capítulo 3 se abordan cuestiones del diseño y la implementación del servidor web. En el capítulo 4 se define la metodología de ensayo del sistema y se analizan los resultados que se muestran en forma gráfica. Finalmente, en el capítulo 5 se presentan las conclusiones y se plantean las líneas de trabajo futuro.]]> Bos, Patricio ]]> Grado obtenido: Especialista en sistemas embebidos]]> Disciplina: Especialización en sistemas embebidos]]> Fil: Ridolfi, Pablo O. Universidad de Buenos Aires. Facultad de Ingeniería; Argentina.]]> En este trabajo se presenta la implementación de un Sistema Operativo de Tiempo Real (RTOS, por sus siglas en inglés) basado en el estándar OSEK-OS 2.2.3 que es extendido para soportar un sistema multiprocesador asimétrico (Asymmetric Multiprocessor System, AMP). El término asimétrico se refiere a que los microprocesadores que componen el sistema son de arquitecturas heterogéneas (pudiendo existir un subconjunto de procesadores idénticos pero no la totalidad de los mismos) y cada uno de ellos ejecuta una instancia del RTOS específiamente diseñada y optimizada. Se describe además el proceso de desarrollo llevado a cabo para comunicar las instancias aprovechando características de hardware para intercambiar información entre las tareas que se ejecutan en diferentes cores. Finalmente se expone una aplicación de prueba funcional: el monitoreo mutuo entre CPUs (keep-alive) con un análisis de consumo medio de cada CPU en aplicaciones donde, por un lado, se requiere gran capacidad de cómputo para implementar protocolos de comunicación, y por otro lado se requiere un relevamiento continuo de las entradas/ salidas. La plataforma utilizada para la evaluación de dichos casos es la Computadora Industrial Abierta Argentina (CIAA) cuyos modelos basados en el microcontrolador LPC4337 (NXP Semiconductors) disponen de un multiprocesador asimétrico compuesto por un microprocesador ARM Cortex-M4 (arquitectura ARMv7E-M) y un coprocesador ARM Cortex-M0 (ARMv6-M).]]> Ridolfi, Pablo O.]]> Grado obtenido: Especialista en sistemas embebidos]]> Disciplina: Especialización en sistemas embebidos]]> Fil: Llull, Pablo Adrián. Universidad de Buenos Aires. Facultad de Ingeniería; Argentina.]]> La presente Memoria describe el trabajo realizado para la empresa Arimex Importadora S.A, el cual fue utilizado como tesis para la Carrera de Especialización de Sistemas Embebidos. Con la necesidad de disminuir los costos y tiempos de producción y agilizar los procesos en la línea de producción de planchas de pelo analógicas y digitales, se desarrolló un dispositivo con el propósito de automatizar el control funcional de los productos al final de la línea de producción. Utilizando los conceptos adquiridos en las distintas materias del posgrado, se realizó una planificación del proyecto y se aplicaron técnicas de diseño de software y hardware sobre el dispositivo. Básicamente el dispositivo realiza el control funcional de las planchas de pelos analógicas y digitales analizando el consumo de corriente. En base a este ensayo decide si el producto está o no en el rango establecido como funcional. Mediante indicadores alerta al operario el resultado del ensayo. La configuración de los modelos de las planchas que se van a ensayar se realiza previamente por medio de una interfaz con teclado y pantalla. La estructura de la memoria se encuentra dividida en 5 capítulos para facilitar su lectura e interpretación. Dentro del primer capítulo se podrá encontrar un informe breve que abarca todos los aspectos sin entrar en detalles pero que proporciona suficiente información como para comprender el producto en todos sus aspectos, mientras que los capítulos restantes contienen la información detallada de lo mencionado en el primer capítulo. En el capítulo final se encuentran las conclusiones del proyecto.]]> Llull, Pablo Adrián]]> Grado obtenido: Especialista en sistemas embebidos]]> Disciplina: Especialización en sistemas embebidos]]> Fil: Dassieu Blanchet, Nicolás. Universidad de Buenos Aires. Facultad de Ingeniería; Argentina.]]> El objetivo de este trabajo consiste en implementar en una FPGA un demodulador IQ. El diseño realizado deberá validarse mediante la utilización de un vector estimulo conocido. Este proyecto surge a raíz de un equipo existente que llamáramos sistema actual. Dicho sistema consta de una computadora que corre un software de procesamiento que se comunica por USB 2.0 con un hardware que posee una FPGA. El hardware requiere una FPGA dado el alto troughput de datos en tiempo real que debe procesar. Un nuevo requerimiento para el sistema actual generó la necesidad de migrar una funcionalidad que actualmente se encontraba en el software al firmware de la FPGA. En el capítulo 1. Introducción General explicaremos porque migraremos el demodulador IQ a la FGPA y cuáles son los requerimientos que tendrá el demodulador a implementar. En la sección siguiente, 2. Marco Teórico, explicaremos más en detalle en qué consisten el software y el firmware del sistema actual y como será a grandes rasgos el demodulador que se quiere implementar. Los detalles de la implementación elegida para el demodulador y para el simulador serán discutidos en la sección 3. Implementación. En la sección 4. Resultados se mostrarán los resultados obtenidos en lo que respecta a la validación de los módulos desarrollados y a la utilización de recursos de la FPGA de dichos bloques. Por último en la sección 5. Conclusiones discutiremos acerca de estos resultados, las lecciones aprendidas y que es lo que sigue para poder completar este trabajo e incorporarlo al sistema actual. Un poco al margen la sección Apéndice profundizará ciertos detalles de implementación que no hacen a la esencia esta memoria pero puede serle útiles a aquellos lectores que quieren profundizar un poco más en el tema.]]> Dassieu Blanchet, Nicolás]]>