Grado obtenido: Especialista en sistemas embebidos]]> Disciplina: Especialización en sistemas embebidos]]> Fil: Celery, Alejendro. Universidad de Buenos Aires. Facultad de Ingeniería; Argentina.]]> En el presente trabajo se plantea el uso de treemaps o gráficos de mapa de árbol para representar gráficamente como se ocupan las memorias de código y datos de un microcontrolador. Se desarrolla un plugin para Eclipse que dibuja un treemap y presenta una lista de los nombres encontrados en la tabla de símbolos de un archivo binario.]]> Celery, Alejendro]]> Grado obtenido: Magister de la Universidad de Buenos Aires en Ingeniería de Telecomunicaciones]]> Disciplina: Maestría en Ingeniería de Telecomunicaciones]]> Fil: Pakdaman, Seyed Mohammad. Universidad de Buenos Aires. Facultad de Ingeniería; Argentina.]]> En los últimos años hubo importantes avances en comunicaciones inalámbricas y diseño de electrónica de bajo consumo. Estos avances han permitido la investigación en redes de sensores pequeños e inalámbricos. Cuando estos sensores están desplegados en un área geográfica amplia, pueden recolectar y juntar información sobre los fenómenos circundantes y colaborar de una manera eficiente para procesar dicha información formando una red de comunicación distribuida, llamada Wireless Sensor Network (WSN). Los nodos de una red de sensores están restringidos en sus capacidades de procesamiento, comunicación y energía disponible, situación que tiene un fuerte impacto en el diseño de las plataformas hardware y software. Los nodos que forman la red necesitan colaborar y coordinar sus operaciones con el fin de poder realizar una tarea de sensado complejo. Gracias al uso de la sincronización es posible llevar a cabo tareas de coordinación entre nodos, así como la interpretación de datos de alta criticidad temporal. Sin el uso de la sincronización, el uso de redes de sensores en tareas complejas sería altamente ineficiente. Por lo general en una red WSN los requerimientos de precisión y exactitud de reloj son más rigurosos que en redes distribuidas tradicionales, sin embargo, las estrictas limitaciones en la capacidad de procesamiento y en potencia, restringen los recursos disponibles para satisfacer esos requerimientos. Muchos han sido los algoritmos de sincronización diseñados en los últimos años para WSNs, teniendo en cuenta las características únicas de ella. Entre ellos, el algoritmo de sincronización RBS demuestra ser muy atractivo y prometedor por varias razones. En primer lugar, es muy austero en el uso de la energía. En segundo lugar, es tolerante a varias fuentes no determinísticas de delay en su proceso de estimación de reloj. Y en tercer lugar no impone una carga de trabajo excesiva al procesador. En este estudio se conducen experimentos con nodos de procesador ARM Cortex-M3 basados en el estándar de comunicaciones inalámbricas IEEE 802.15.4 en la implementación práctica del algoritmo RBS para la sincronización de redes WSN, para evaluar su comportamiento y la precisión que puede ser obtenida. Se analizarán los resultados para presentar conclusiones.]]> Pakdaman, Seyed Mohammad]]> Grado obtenido: Ingeniero/a Electrónico de la Universidad de Buenos Aires]]> Disciplina: Ingeniería Electrónica]]> Fil: Allera Mariotto, Nicolás Andrés. Universidad de Buenos Aires. Facultad de Ingeniería.; Argentina.]]> En esta memoria se presentan los resultados del trabajo desarrollado en el marco de una tesis de grado de la carrera de Ingeniería Electrónica de la Facultad de Ingeniería de la Universidad de Buenos Aires. La temática del trabajo es el diseño, la implementación, la verificación y la caracterización de un Transceptor (Transceiver) digital inalámbrico. Se desarrolla junto con el grupo SDR (Software Defined Radio: Radio Definida por Software) del Laboratorio de Sistemas Embebidos (LSE). La implementación del sistema es puramente con fines académicos y de investigación. El objetivo principal de este trabajo es la correcta implementación del Transceptor, con todo lo que esto implica: entender todos los componentes necesarios para realizarlo de manera exitosa, incluyendo componentes de hardware disponibles (con los procesos de ingeniería inversa necesarios) y el manejo del software. Como meta principal se fijó lograr la comunicación exitosa de datos de un punto a otro a utilizando el Transceptor. El diseño del sistema se abordó buscando que fuera simple y realizable, pero funcional a la vez. Un Transceptor básicamente debe enviar y recibir datos, y ser relativamente inmune a perturbaciones del medio. Durante la realización de esta tesis se estudiaron diversos temas de comunicaciones digitales: espacio de señales, banda base, modulaciones, codificaciones, sincronización. Luego también se profundizó sobre FPGAs y HDL. Esta memoria además resume todas las actividades realizadas, los problemas encontrados, las soluciones planteadas y los resultados obtenidos a lo largo del desarrollo del proyecto. A continuación se enumeran las etapas e hitos principales principales. Investigación y búsqueda bibliográfica y de herramientas de diseño Fue necesario el estudio de varios temas de comunicaciones digitales teóricos y prácticos. También hubo un proceso de aprendizaje más profundo de diseño digital, particularmente en lenguaje VHDL, incluyendo el manejo de la Suite de Vivado. Por último, se investigó sobre el hardware disponible para el objetivo planteado. Diseño e implementación Se decidió implementar finalmente el sistema en una placa de desarrollo con una FPGA y un front-end analógico preparado para la emisión de RF a partir de datos digitales. La implementación en FPGA permite una versatilidad en el diseño que es especialmente útil para la caracterización del sistema. El diseño en la FPGA debe incluir todos los componentes necesarios para hacer de interfaz transparente entre el front-end y la fuente de datos. Verificación, validación y caracterización Para la verificación y la validación del Transceptor diseñaron varias etapas de pruebas. Durante la etapa de diseño e implementación, se realizaron simulaciones algorítmicas para verificar el sistema. Más adelante, con el código VHDL, se simuló el sistema a Nivel de Transferencia de Registros (RTL, del inglérs Register-Transfer Level). Teniendo el sistema implementado en la FPGA, se hicieron pruebas progresivas de funcionamiento: primero por dentro de la placa de FPGA (sin simulación de canal inicialmente, luego incluyéndola). Finalmente, se hicieron las pruebas utilizando el sistema completo, es decir, incluyendo el front-end analógico. Resultados y Cierre del Trabajo Finalmente se recopilaron los resultados más importantes, se obtuvieron conclusiones y se pensaron posibles mejoras y temas de interés para futuros trabajos.]]> Allera Mariotto, Nicolás Andrés]]> Grado obtenido: Ingeniero/a Electrónico de la Universidad de Buenos Aires]]> Disciplina: Ingeniería Electrónica]]> Fil: Bornes Bchara, Martín. Universidad de Buenos Aires. Facultad de Ingeniería; Argentina.]]> Calificación: 10 (Diez)]]> La técnica de espectro ensanchado de tipo chirp, o en inglés Chirp Spread
Spectrum (CSS) describe un tipo de modulación para comunicaciones inalámbricas que resulta de interés actual debido a su reciente adopción en el campo de la internet de las cosas, mejor conocido como IoT. La principal responsable es LoRa, una tecnología que ha cobrado protagonismo en los últimos años y que pertenece a la categoría de redes WAN de baja potencia (LPWANs o Low Power Wide Area Networks). LoRa utiliza una modulación propietaria de tipo CSS para transmitir a velocidades de transferencia de datos bajas y adaptables según la sensibilidad requerida en el receptor. Promete comunicaciones robustas y seguras a kilómetros de distancia y con muy bajo consumo energético y costos de despliegue al beneficiarse de la robustez inherente de la señal chirp de banda ancha ante ciertos tipos de interferencia. La presente tesis tiene como objeto el diseño e implementación de un transreceptor inalámbrico con modulación CSS basada en la que usa LoRa. La solución presentada se encara como un sistema de radio definida por software o SDR, el cual se conforma por un Front-End analógico y un procesador digital en banda base (DBBP por las siglas en inglés de Digital Base-Band Processor). Para el diseño del DBBP se elige un hardware que permite la implementación de lógica programable como una FPGA (siglas de Field Programmable Gate Array) para el tratamiento de las señales de radio, junto a una unidad de procesamiento que permite la cofiguración y control integral del sistema. Se utiliza por lo tanto un dispositivo de la familia Zynq-7000 de Xilinx que integra un procesador ARM Cortex-A9 embebido con lógica programable en el mismo silicio, lo que permite el diseño de aplicaciones que requieren la velocidad que ofrece el hardware programable así como la versatilidad de un procesador al mismo tiempo. El sistema DBBP diseñado se pone a prueba utilizando un kit de desarrollo con diversas interfaces de comunicación para acelerar la implementación y poner a prueba el sistema desarrollado frente a varias condiciones de interferencia demostrando las bondades de la modulación CSS. Esta tesis se centra únicamente en las etapas de procesamiento digital, dejando para un trabajo futuro la integracióncon un Front-End analógico que permita realizar pruebas en entornos reales. Se contempla por este motivo para este trabajo el diseñoo de un canal de transmisión simulado para su implementación en lógica programable. Este trabajo tiene por lo tanto relevancia profesional en el área de las telecomunicaciones así como en el diseño digital ya que se lleva a cabo en el marco de un proyecto académico liderado por el grupo SDR del Laboratorio de sistemas Embebidos (LSE) de la FIUBA, que tiene como objetivo el desarrollo de una SDR de código abierto.]]> Bornes Bchara, Martín]]> Grado obtenido: Ingeniero/a Electrónico de la Universidad de Buenos Aires]]> Disciplina: Ingeniería Electrónica]]> Fil: Giaccone, Leonardo Ariel. Universidad de Buenos Aires. Facultad de Ingeniería; Argentina.]]> El trabajo realizado presenta el diseño y desarrollo de un entorno de simulación para Redes Inalámbricas de Sensores (WSN, del inglés,Wireless Sensor Networks) que utiliza un enfoque modular para el modelo del nodo a simular. En particular, en este trabajo se eligió el nodo NodeMCU basado en el SoC ESP8266 de Espressif para realizar los modelos y mostrar la metodología. Dicho entorno de simulación funciona sobre el popular simulador de redes NS3. Se realizó con el objetivo de poder depurar algoritmos distribuidos sin necesidad de realizar la implementación física de la red o reescribir el código a utilizar, reduciendo así, tiempo y costos durante el desarrollo de un proyecto. Para realizar este trabajo se debió estudiar por un lado el hardware y la capa de firmware del nodo y por otro los distintos simuladores de redes disponibles para luego realizar el modelo del nodo y diseñar una capa de firmware para dicho modelo.]]> Giaccone, Leonardo Ariel]]> Grado obtenido: Ingeniero/a Electrónico de la Universidad de Buenos Aires]]> Disciplina: Ingeniería Electrónica]]> Fil: Di Vito, Iván Mariano. Universidad de Buenos Aires. Facultad de Ingeniería; Argentina.]]> La presente memoria describe el desarrollo, diseño e implementación del primer prototipo funcional de un sistema de supervisión de la seguridad de formaciones ferroviarias denominado SAL/T (Sistema de Aislamiento Limitado/Total). El mismo se realizó en el contexto de una solicitud de la empresa estatal Trenes Argentinos Operaciones (SOFSE) al Grupo de Investigación en Calidad y Seguridad de las Aplicaciones Ferroviarias (GICSAFe) del cual el Laboratorio de Sistemas Embebidos de la Facultad de Ingeniería de la Universidad de Buenos Aires forma parte. Ante una falla en un subsistema ligado a la seguridad la formación ferroviaria se detiene inmediatamente por la activación automática de las señales de corte de tracción y freno de emergencia. En esta situación puede ser necesario llevar a la formación a un lugar seguro para que los pasajeros puedan descender o hasta un taller para que sea reparada. En estas circunstancias el conductor puede solicitar a la central de operaciones el permiso para activar el SAL/T para poder circular a pesar de que persista la falla de un subsistema ligado a la seguridad. En ese caso el SAL/T inhibe las señales anteriormente nombradas mientras utiliza fuentes redundantes de información para monitorear que el material rodante esté por debajo de cierta velocidad máxima de seguridad. El SAL/T también informa su estado a la central operativa del ramal durante este estado. El trabajo realizado incluyó el relevamiento de los requerimientos del proyecto, el desarrollo conceptual de la solución propuesta, el diseño e implementación del hardware y firmware, la puesta en marcha y realización de pruebas de campo de un prototipo funcional. El mismo se realizó de acuerdo a la norma UNE-EN 50126, aplicando técnicas de patrones de diseño de hardware y software.]]> Di Vito, Iván Mariano]]> Grado obtenido: Ingeniero/a Electrónico de la Universidad de Buenos Aires]]> Disciplina: Ingeniería Electrónica]]> Fil: Cassagnes, Andrés Dario. Universidad de Buenos Aires. Facultad de Ingeniería; Argentina.]]> El objetivo de este trabajo es el diseño y la implementación en hardware digital de una arquitectura de cómputo de la transformada rápida de Fourier para ser utilizada en la modulación y demodulación de un sistema de comunicaciones OFDM. El trabajo de tesis se encuadra dentro del proyecto Software Defined Radio del Laboratorio de Sistemas Embebidos. En primera instancia se presenta el marco teórico y se realiza una introducción a los temas principales, incluyendo la transformada rápida de Fourier y su utilización en los sistemas de comunicación OFDM. Además se incluye una breve reseña de la teoría de estos sistemas de comunicación. Basados en la teoría se seleccionan los algoritmos a implementar y sus arquitecturas. Se describe el desarrollo realizado durante el trabajo de tesis, explicando en cada caso el criterio de diseño utilizado para la selección de cada componente utilizado. Por último, se analizan los resultados obtenidos y se caracterizan las implementadas con el fin de determinar la utilidad de las mismas. Finalmente se proponen trabajos futuros y se muestran las conclusiones obtenidas.]]> Cassagnes, Andrés Dario]]> Portada, editorial por el Sr. Decano y sumario del número 1.]]> <dc:description>Fil: Rosito, Carlos Alberto. Universidad de Buenos Aires. Facultad de Ingeniería. Decanato. Buenos Aires; Argentina.<dc:description>]]> Rosito, Carlos Alberto]]> Una visión técnica sobre la gestión de residuos urbanos en Argentina .]]> <dc:description>Fil: De Luca, Marcela Sandra. Universidad de Buenos Aires. Facultad de Ingeniería. Instituto de Ingeniería Sanitaria. Buenos Aires; Argentina.<dc:description>]]> <dc:description>Fil: Giorgi, Néstor Fernando. Universidad de Buenos Aires. Facultad de Ingeniería. Instituto de Ingeniería Sanitaria. Buenos Aires; Argentina.<dc:description>]]> <dc:description>Fil: Guaresti, María Elena. Universidad de Buenos Aires. Buenos Aires; Argentina.<dc:description>]]> De Luca, Marcela Sandra.]]> Giorgi, Néstor Fernando.]]> Guaresti, María Elena]]> El Ing. Gallardo, profesional con larga trayectoria en la FIUBA, nos habla sobre la gestión de las cuencas hídricas.]]> <dc:description>Fil: Cittadini; Nicolás. Universidad de Buenos Aires. Facultad de Ingeniería. Secretaría de Extensión Universitaria y Bienestar Estudiantil. Buenos Aires; Argentina.<dc:description>]]> Cittadini; Nicolás.]]>