Demodulador IQ para FPGA

Título

Demodulador IQ para FPGA

Colaborador

Martos, Pedro Ignacio

Editor

Universidad de Buenos Aires. Facultad de Ingeniería

Fecha

2015

Extensión

37 p.

Resumen

El objetivo de este trabajo consiste en implementar en una FPGA un demodulador IQ. El diseño realizado deberá validarse mediante la utilización de un vector estimulo conocido. Este proyecto surge a raíz de un equipo existente que llamáramos sistema actual. Dicho sistema consta de una computadora que corre un software de procesamiento que se comunica por USB 2.0 con un hardware que posee una FPGA. El hardware requiere una FPGA dado el alto troughput de datos en tiempo real que debe procesar. Un nuevo requerimiento para el sistema actual generó la necesidad de migrar una funcionalidad que actualmente se encontraba en el software al firmware de la FPGA. En el capítulo 1. Introducción General explicaremos porque migraremos el demodulador IQ a la FGPA y cuáles son los requerimientos que tendrá el demodulador a implementar. En la sección siguiente, 2. Marco Teórico, explicaremos más en detalle en qué consisten el software y el firmware del sistema actual y como será a grandes rasgos el demodulador que se quiere implementar. Los detalles de la implementación elegida para el demodulador y para el simulador serán discutidos en la sección 3. Implementación. En la sección 4. Resultados se mostrarán los resultados obtenidos en lo que respecta a la validación de los módulos desarrollados y a la utilización de recursos de la FPGA de dichos bloques. Por último en la sección 5. Conclusiones discutiremos acerca de estos resultados, las lecciones aprendidas y que es lo que sigue para poder completar este trabajo e incorporarlo al sistema actual. Un poco al margen la sección Apéndice profundizará ciertos detalles de implementación que no hacen a la esencia esta memoria pero puede serle útiles a aquellos lectores que quieren profundizar un poco más en el tema.